モデル設定

モデル設定ダイアログとそのオプションの説明。

1ハードウェア設定
オプション名 説明
デバイス 回路図がどのデバイスを対象としているかを指定します。現在サポートされているデバイス設定には、HIL402、HIL101、HIL404、HIL602+、HIL604、HIL506、HIL606、VHIL+が含まれます。
構成ID 選択したデバイスの構成IDを指定します。使用可能な構成は、選択したデバイスによって決まります。
デバイステーブル 選択したデバイスの詳細を示す表を表示します。詳細については、 「デバイス構成表」を参照してください。
自動検出設定 接続されているデバイスに基づいて、デバイスと構成 ID を選択します。
デバイスのアナログ出力を+/- 5 Vに制限する このオプションをチェックすると、アナログ出力は +/- 5 V に制限されます。それ以外の場合、アナログ出力は +/- 10 V の範囲になります。
シミュレーション停止時にアナログ出力をリセットする このオプションをチェックすると、シミュレーション停止時にアナログ出力を強制的に所定の値にリセットできます。チェックしない場合は、シミュレーション停止時に最後に記録された値が出力に保持されます。
アナログ出力値をリセット シミュレーション停止時にアナログ出力をリセットするオプションがオンになっている場合のリセット値を指定します。使用可能な値は「オフセット値」と「ゼロボルト」です。
シミュレーション停止時にデジタル出力をリセットする このオプションをチェックすると、シミュレーション停止時にデジタル出力を強制的に0にリセットできます。チェックしない場合は、出力はシミュレーション停止時に最後に記録された値を維持します。
VHILアナログ/デジタルIOループバックを有効にする Virtual HILでアナログおよびデジタルIOの使用を有効にします。アナログ/デジタルIOは適切な入力にループバックされます。
注: VHIL+は、物理的なHILデバイスに対応しない独自の仮想HIL構成です。詳細については、デバイス構成表のドキュメントを参照してください。
2回路ソルバーの設定
オプション名 説明
離散化法

モデルの状態空間方程式の離散化方法を選択します。

シミュレーションステップ

シミュレーション ステップが「自動」に設定されている場合、モデルは事前定義されたリストから達成可能な最小のシミュレーション時間ステップでシミュレートされます。

シミュレーションレートのスケーリング

離散化ステップは、シミュレーション ステップ/スケーリングとして計算されます。

計算方法

モデルの状態空間行列計算には2つのアルゴリズムが利用可能です。デフォルトでは系統的消去法が使用されます。特殊なケースでは、制約行列アルゴリズムが必要になります。

安定性を高める

数値計算エラーによるシステムの正極をキャンセルし、長時間のシミュレーション実行の安定性を確保します。

GDSオーバーサンプリングを有効にする

コンバータ制御入力(ゲート駆動信号)の高解像度サンプリングを有効にします。4kHzを超えるスイッチング周波数に推奨されます。有効にすると、デジタル入力からアナログ出力までの遅延のシミュレーションステップが1つ追加されます。

カップリング安定性解析を有効にする コアカップリング安定性解析を有効にします。
Groundコンポーネントのスコープをコアに設定する このオプションをオンにすると、異なるコアのグランドコンポーネントは短絡されません。
3信号処理設定
オプション名 説明
コードセクションを配置する

コード プログラム セクションのターゲット メモリの選択。

データセクションを配置する

データ プログラム セクションのターゲット メモリの選択。

コンパイラの最適化レベル

ユーザーCPUの最適化レベルを選択します。最適化レベルを変更したSP(信号処理)モデルをコンパイルする場合は、モデルをロードする前にHILを手動で再起動することを強くお勧めします。

実数型マッピング ユーザーCPUの実数型の精度を選択します。
CPUマッピングオプション

CPU パーティショニング アルゴリズムの動作モードを定義します。

  • デフォルト- CPUマーカーコンポーネントは、接続された信号処理コンポーネントグループに適用されます。CPUマーカーのないコンポーネントグループはCPUコア0にマッピングされます。CPU遷移コンポーネントは、CPUパーティショニングの区切りとして使用されます。
  • 実行レートベース- このモードでは、CPU遷移コンポーネントやCPUマーカーコンポーネントを使用せずに、複数のCPUコアにモデルをマッピングできます。CPUの分割は、モデル内の実行レートに基づいて行われます。これにより、レート遷移コンポーネントはCPU分割のセパレーターとしても機能します。CPUマーカーを使用する場合、モデル内の接続された実行レート全体に適用されます。CPUマーカーを使用しない場合、コンパイラは利用可能なCPUコアに実行レートを自動的にマッピングします。
実行率1 システム信号の高速実行速度を定義します。
実行率2 システム信号の低速実行レートを定義します。
コンパイラの最適化レベル システム CPU の最適化のレベルを選択します。
調整可能なパラメータ

サポートされているコンポーネント内の調整可能なパラメータの動作のグローバル スイッチ:

  • コンポーネント定義- この設定により、各コンポーネントを個別に構成して、それぞれのプロパティ ウィンドウで調整可能なパラメータを使用できます。
  • off - コンポーネントの設定に関係なく、調整可能なパラメータを完全に無効にします。
  • on - コンポーネント設定に関係なく、モデル内のすべてのコンポーネントでサポートされている調整可能なパラメータを有効にします。
コンパイラの種類

モデルの信号処理部分をコンパイルするときに使用するコンパイラを選択します。

利用可能なオプションは次のとおりです。

  • Cコンパイラ
  • C++コンパイラ
動的モデル刺激

動的モデル刺激機能を有効にするかどうかを選択します。

  • off - 動的モデル刺激を無効にします。
  • オン- 動的モデル刺激を有効にします。
4外部ツール
オプション名 説明
PSIMインストールディレクトリ モデル コンバータ機能に使用される PSIM インストールへのパスを定義します。
5 TyphoonSim
オプション名 説明
ソルバータイプ ソルバーの種類を選択します。DAE ソルバーはモデル方程式を微分代数方程式 (DAE) に変換します。ODE ソルバーはモデル方程式を常微分方程式 (ODE) に変換します。
統合方法 モデルの微分方程式を数値的に解く方法を選択します。
最大シミュレーションステップ 積分中に積分法が実行できる最大ステップを指定します。
初期シミュレーションステップ 積分法が試行する初期ステップの値を設定します。
データサンプリングレート TyphoonSim スコープ コンポーネントに測定データが記録されるレートを定義します。
絶対的な寛容 ゼロ付近の最大許容絶対誤差を指定します。
相対的な許容度 インテグレータが各ステップで許容できる最大の相対誤差を決定します。
スイッチオン抵抗 スイッチがオンのときの抵抗値を決定します。DAEソルバーにのみ適用されます。最小値は10µΩです。
ダイオードフォン ダイオードのターンオン閾値電圧を決定します。DAEソルバーにのみ適用されます。最小許容値は10 mVです。
6. Cコードのエクスポート
オプション名 説明
エクスポートディレクトリ C コードをエクスポートするディレクトリを定義します。
整数 int Typhoon型の型マッピングを定義します。デフォルトでは、 intint C型にマッピングされます。
ユニット uint Typhoon型の型マッピングを定義します。デフォルトでは、 uintunsigned int C型にマッピングされます。
本物 実数Typhoon型の型マッピングを定義します。デフォルトでは、実数double C型にマッピングされます。
7 .診断
オプション名 説明
端末フィードスルーの一貫性のない使用を報告

C 関数内の端末のフィードスルーに関連するエラーを報告する方法を選択できます。

警告を選択すると、モデルのコンパイルは続行され、モデルが HIL デバイスで動作する可能性はありますが、誤った結果につながる可能性もあります。

エラーを選択すると、コンパイルが停止し、コードを修正する必要があります。

注: 2023.3 ソフトウェアリリース以降、「診断」タブが追加されました。誤って記述された C コードを検出するための新しいメカニズムが追加され、以前は検出されなかったエラーが報告される可能性があります。

C コードの書き方に関する詳細なルールについては、「C コードの書き方のルール」セクションを参照してください。